NONVOLATILE MEMORY CARD BY AUTOMATIC POWER SUPPLY CONFIGURATION

Patent number:

JP7028968

Also published as:

Publication date:

1995-01-31

1 US5329491 (A1)

Inventor:

DEBITSUDO EMU BURAUN; DEBITSUDO ESU

BURANAMU; RATSUSERU DEI ESURITSUKU

Applicant:

INTEL CORP

Classification:

- international: G11C5/14: G11C5/

G11C5/14; G11C5/14; (IPC1-7): G06K19/07; G11C5/00;

G11C16/06

- european:


G11C5/14D

Application number: JP19940155528 19940615 Priority number(s): US19930086178 19930630

Report a data error here

Abstract of JP7028968

PURPOSE: To obtain a memory card which can be used by a computer of a different power source voltage. CONSTITUTION: Plural memories 12 and 13 are provided with circuits receiving a device power source voltage display signal displaying the voltage level of the power source voltage of the the device and operating corresponding to the voltage level of the power source voltage of the device. In order to generate the device power source voltage display signal by detecting the voltage level of the power source voltage of the device, a voltage detection circuit 60 is combined to the input of the power source.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平7-28968

(43)公開日 平成7年(1995)1月31日

(51) Int. Cl. ⁶ 歳別記号 F I G06K 19/07 G11C 5/00 302 A 16/06 G06K 19/00 J G11C 17/00 309 D 審査請求 未請求 請求項の数2 F D (全10頁) (21) 出願番号 特願平6-155528 (71) 出願人 591003943 インテル・コーポレーション アメリカ合衆国 95052 カリフォルニア 州・サンタクララ・ミッション カレッジ (31) 優先権主張番号 0 8 6 1 7 8 (32) 優先日 1993年6月30日 (33) 優先権主張国 米国 (US) (72) 発明者 デビッド・エム・ブラウン アメリカ合衆国 95628 カリフォルニア 州・フェア オークス・イリノイ アヴェ			
G11C 5/00 302 A 16/06 G06K 19/00 J G11C 17/00 309 D 審査請求 未請求 請求項の数 2 FD (全10頁) (21) 出願番号 特願平6-155528 (71) 出願人 591003943 インテル・コーポレーション アメリカ合衆国 95052 カリフォルニア 州・サンタクララ・ミッション カレッジ (31) 優先権主張番号 086178 ブーレバード・2200 (32) 優先日 1993年6月30日 (72) 発明者 デビッド・エム・ブラウン アメリカ合衆国 95628 カリフォルニア	(51) Int. Cl. °	識別記号	FI
16/06G06K 19/00 J G11C 17/00 309 D 審査請求 未請求 請求項の数 2 FD (全10頁)(21) 出願番号特願平6-155528(71) 出願人 591003943 インテル・コーポレーション アメリカ合衆国 95052 カリフォルニア 州・サンタクララ・ミッション カレッジ ブーレパード・2200(31) 優先権主張番号 0 8 6 1 7 8 (32) 優先日 1993年 6 月 30日 (33) 優先権主張国 米国 (US)(72) 発明者 デビッド・エム・ブラウン アメリカ合衆国 95628 カリフォルニア	G06K 19/07		·
16/06G06K 19/00 J G11C 17/00 309 D 審査請求 未請求 請求項の数 2 FD (全10頁)(21) 出願番号特願平6-155528(71) 出願人 591003943 インテル・コーポレーション アメリカ合衆国 95052 カリフォルニア 州・サンタクララ・ミッション カレッジ ブーレパード・2200(31) 優先権主張番号 0 8 6 1 7 8 (32) 優先日 1993年 6 月 30日 (33) 優先権主張国 米国 (US)(72) 発明者 デビッド・エム・ブラウン アメリカ合衆国 95628 カリフォルニア	G11C 5/00	302 A	
G06K 19/00 J G11C 17/00 309 D 審査請求 未請求 請求項の数 2 FD (全10頁) (21) 出願番号 特願平6-155528	•	n n	
(21) 出願番号 特願平6-155528 (71) 出願人 591003943 インテル・コーポレーション アメリカ合衆国 95052 カリフォルニア 州・サンタクララ・ミッション カレッジ (31) 優先権主張番号 086178 (72)発明者 デビッド・エム・ブラウン アメリカ合衆国 95628 カリフォルニア (33) 優先権主張国 米国 (US)			G06K 19/00 J
審査請求 未請求 請求項の数2 FD (全10頁) (21)出顧番号 特願平6-155528 (71)出願人 591003943 インテル・コーポレーション アメリカ合衆国 95052 カリフォルニア 州・サンタクララ・ミッション カレッジ (31)優先権主張番号 086178 (72)発明者 デビッド・エム・ブラウン アメリカ合衆国 95628 カリフォルニア			
(21) 出願番号特願平6-155528(71) 出願人 591003943 インテル・コーポレーション アメリカ合衆国 95052 カリフォルニア 州・サンタクララ・ミッション カレッジ ブーレバード・2200(31) 優先権主張番号 0 8 6 1 7 8 (32) 優先日 1993年 6 月30日 (33) 優先権主張国 米国(US)(71) 出願人 591003943 アメリカ合衆国 95052 カリフォルニア	•		
(22) 出願日 平成6年(1994)6月15日 インテル・コーポレーション アメリカ合衆国 95052 カリフォルニア 州・サンタクララ・ミッション カレッジ ブーレバード・2200 (31) 優先権主張番号 086178 ブーレバード・2200 (32) 優先日 1993年6月30日 (72) 発明者 デビッド・エム・ブラウン アメリカ合衆国 95628 カリフォルニア	=		
(22)出願日平成6年(1994)6月15日インテル・コーポレーション アメリカ合衆国 95052 カリフォルニア 州・サンタクララ・ミッション カレッジ ブーレバード・2200(31)優先権主張番号 086178ブーレバード・2200(32)優先日 1993年6月30日(72)発明者 デビッド・エム・ブラウン アメリカ合衆国 95628 カリフォルニア	(21)出顧番号	特願平6-155528	(71)出願人 591003943
(22)出顧日平成6年(1994)6月15日アメリカ合衆国 95052 カリフォルニア 州・サンタクララ・ミッション カレッジ ブーレバード・2200(31)優先権主張番号 086178ブーレバード・2200(32)優先日 1993年6月30日(72)発明者 デビッド・エム・ブラウン アメリカ合衆国 95628 カリフォルニア			
(31) 優先権主張番号086178州・サンタクララ・ミッション カレッジ プーレバード・2200(32) 優先日1993年6月30日(72) 発明者デビッド・エム・ブラウン アメリカ合衆国95628カリフォルニア	(22)出顧日	平成6年(1994)6月15日	
(31) 優先権主張番号086178ブーレバード・2200(32) 優先日1993年6月30日(72) 発明者デビッド・エム・ブラウン アメリカ合衆国アメリカ合衆国95628カリフォルニア	(/ page 1	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	
(32) 優先日1993年 6 月 30 日(72) 発明者 デビッド・エム・ブラウン(33) 優先権主張国米国(US)アメリカ合衆国 95628 カリフォルニア	(91) 原化松子驱亚日	0.0.6.1.7.0	
(33) 優先権主張国 米国 (US) アメリカ合衆国 95628 カリフォルニア	はり俊允惟土坂番芍	086178	プーレバード・2200
	(32)優先日	1993年6月30日	(72)発明者 デビッド・エム・プラウン
州・フェア オークス・イリノイ アヴェ	(33)優先権主張国	米国(US)	アメリカ合衆国 95628 カリフォルニア
			州・フェア オークス・イリノイ アヴェ


最終頁に続く

(54) 【発明の名称】自動電源構成による不揮発性メモリ・カード

(57)【要約】

【目的】 電源電圧が異なるコンピュータで使用できる メモリ・カード。

【構成】 複数のメモリは、装置電源電圧の電圧レベルを表示する装置電源電圧表示信号を受け、装置電源電圧の電圧レベルに応じて動作する回路を有する。装置電源電圧の電圧レベルを検出して、装置電源電圧表示信号を発生するため、電源入力には、電圧検出回路が結合されている。



ニュ・4914 (74)代理人 弁理士 山川 政樹

2

【特許請求の範囲】

【請求項1】 (A)メモリ・カードのための装置電源電圧を受ける電源入力と、

- (B) 各メモリが、電源入力から装置電源電圧を受け、 装置電源電圧の電圧レベルを表示する装置電源電圧表示 信号を受け、各メモリ内では装置電源電圧の電圧レベル にしたがって動作するように回路が構成されている、ア レイを構成するように配列された複数のメモリと、
- (C)電源入力に結合されて、装置電源電圧の電圧レベルを検出し、装置電源電圧表示信号を発生する電圧検出 10回路と、
- (D)電圧検出回路及び複数のメモリのそれぞれに結合され、(1)電圧検出回路から装置電源電圧表示信号を受けて、(2)複数のメモリのそれぞれにその装置電源電圧表示信号を加え、複数のメモリのそれぞれの回路を装置電源電圧表示信号に基づいて構成させ、(3)装置電源電圧の電圧レベルに関する不揮発性メモリ・カードのデータを外部回路に供給する論理回路とから構成される不揮発性メモリ・カード。

【請求項2】 (A) メモリ・カードのための装置電源 20 電圧を受ける電源入力と、

- (B) 各メモリが、電源入力から装置電源電圧を受け、 装置電源電圧の電圧レベルを表示する装置電源電圧表示 信号を受け、各メモリ内では装置電源電圧の電圧レベル にしたがって動作するように回路が構成されるアレイを なすように配列された複数のメモリであって、前記装置 電源電圧の電圧レベルが第1の電圧と第2の電圧であ り、前記装置電源電圧表示信号が第1と第2の装置電源 電圧表示信号である前記複数のメモリと、
- (C) 電源入力に結合されて、装置電源電圧の電圧レベ 30 ルを検出し、装置電源電圧表示信号を発生し、装置電源電圧表示信号を発生し、装置電源電圧表示信号を発生し、装置電源電圧が第2の電圧の場合には、第2の装置電源電圧表示信号を発生する電圧検出回路と、
- (D)電圧検出回路及び複数のメモリのそれぞれに結合され、(1)電圧検出回路から装置電源電圧表示信号を受けて、(2)複数のメモリのそれぞれに装置電源電圧表示信号を加え、複数のメモリのそれぞれの回路を装置電源電圧表示信号に基づいて構成させ、(3)装置電源電圧の電圧レベルに関する不揮発性メモリ・カードのデータを外部回路に供給し、電圧検出回路が第1及び第2の装置電源電圧表示信号を発生すると、第1の電圧に関する不揮発性メモリ・カードの第1のデータ、及び、第2の電圧に関する不揮発性メモリ・カードの第2のデータ供給する論理回路とから構成される不揮発性メモリ・カード。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、コンピュータ・メモリ 50 般に、5ボルト電源の先行技術によるパーソナル・コン

の分野に関するものである。とりわけ、本発明は、自動 電源構成による、電気的に消去可能で、プログラミング 可能な、浮動ゲート不揮発性メモリ・カードに関するも のである。

[0002]

【従来の技術】先行技術による不揮発性メモリのタイプの1つが、電気的に消去可能で、プログラミング可能なフラッシュ読み取り専用メモリ(「フラッシュEPROMは、ユーザによるプログラミングが可能である。一旦プログラミングしたものを電気的に内容全体を消去することが可能である。従って、新しいデータで、フラッシュEPROMの再プログラミングを行うことが可能になる。

【0003】先行技術によるパーソナル・コンピュータは、取り外し可能なデータ記憶媒体を用いるのが普通である。先行技術において一般的な、取り外し可能な記憶媒体の1つがフロッピー・ディスクである。比較的新しい先行技術による記憶媒体は集積回路をベースにしたメモリ・カード(「ICメモリ・カード」)である。

【0004】先行技術によるフラッシュEPROMは、不揮発性で、再プログラミング可能であり、このため、取り外し可能なデータ記憶媒体にフラッシュEPROMのテクノロジを利用することが可能になった。こうした先行技術の応用例の1つが、フラッシュEPROMメモリ・カード(「フラッシ・メモリ・カード」)である。フラッシュ・メモリ・カードには、一般に、いくつかのフラッシュEPROMが含まれている。フラッシュ・メモリ・カードは、電気的に消去し、プログラミングすることが可能である。

【0005】先行技術によるパーソナル・コンピュータ・システムのカテゴリの1つには、一般に、デスク・トップ・コンピュータが含まれ、先行技術によるパーソナル・コンピュータ・システムのもう1つのカテゴリには、ラップ・トップ・コンピュータが含まれている。先行技術によるデスク・トップ・コンピュータの多くには、一般に、5ボルト電源が用いられており、先行技術によるラップ・トップ・コンピュータの多くには、一般に、3ボルト電源が用いられている。

【0006】先行技術によるパーソナル・コンピュータ・システムと同様、先行技術によるフラッシュ・メモリ・カードのタイプの1つは、3ボルト電源環境において用いられるように設計されている(「3ボルト・フラッシュ・メモリ・カードは、一般に、5ボルト電源環境において用いられるように設計されている(「5ボルト・フラッシュ・メモリ・カードは、一般に、3ボルト・フラッシュ・メモリ・カードは、一般に、3ボルト電源の先行技術によるパーソナル・コンピュータで利用され、5ボルト電源の先行技術によるパーソナル・コン

3

ピュータで利用される。

【0007】こうした先行技術によるフラッシュ・メモ リ・カードに関連した欠点の1つは、5ポルト・フラッ シュ・メモリ・カードは、一般に、3ポルト電源のパー ソナル・コンピュータにおける利用には適合せず、3ボ ルト・フラッシュ・メモリ・カードは、一般に、5ボル ト電源のパーソナル・コンピュータにおける利用には適 合しないということである。フラッシュ・メモリ・カー ドの電源とパーソナル・コンピュータの電源が一致しな ければ、フラッシュ・メモリ・カードに記憶されている 10 データ、及び、フラッシュ・メモリ・カードそれ自体に 損傷が生じることになる。従って、ユーザは、一般に、 パーソナル・コンピュータにフラッシュ・メモリ・カー ドを挿入する前に、パーソナル・コンピュータの電源及 びフラッシュ・メモリ・カードの電源について知ってお く必要がある。通常、これは、ユーザにとって面倒であ る。ユーザは、特定のフラッシュ・メモリ・カードの電 源について分からないか、あるいは、忘れてしまってい る場合、そのフラッシュ・メモリ・カードを利用できな くなるのが普通である。

【0008】先行技術によるフラッシュ・メモリ・カードに関連したもう1つの欠点は、先行技術によるフラッシュ・メモリ・カードは、異なる電源電圧に対して、自動的に自己構成することができないということである。一般に、5ボルト・フラッシュ・メモリ・カードの電源が、たまたま、5ボルトから3ボルトに降下すると、5ボルト・フラッシュ・メモリ・カードは、適定に機能できなくなり、該フラッシュ・メモリ・カードに記憶されたデータが損なわれることになる可能性がある。同様に、3ボルト・フラッシュ・メモリ・カードの電源30が、たまたま、3ボルトから5ボルトに上昇すると、3ボルト・フラッシュ・メモリ・カードは、通常、適正に機能できなくなり、記憶されたデータに加えて、メモリ・カードの回路にも損傷を生じる可能性がある。

[0009]

【発明が解決しようとする課題】本発明の目的の1つは、異なる電源電圧で利用することができる、再プログラミング可能な不揮発性メモリ・カードを提供することにある。本発明のもう1つの目的は、メモリ・カードが現在接続されている電源電圧で動作するように、それ自40体を自動的に自己構成することが可能な、再プログラミング可能で、不揮発性のメモリ・カードを提供することにある。本発明のもう1つの目的は、異なる電源電圧間における完全な互換性を備えた、再プログラミング可能な不揮発性メモリ・カードを提供することにある。

[0010]

【課題を解決するための手段】不揮発性メモリ・カード は、2~18のフラ には、メモリ・カードのために装置電源電圧を受ける電 る。実施例の1つで源入力、及び、アレイをなすように配列された複数のメ 0は、40メガバイモリが設けられている。複数のメモリは、それぞれ、電 50 ことが可能である。

源入力から装置電源電圧を受ける。複数のメモリは、そ れぞれ、装置電源電圧の電圧レベルを表示する装置電源 電圧表示信号を受け、その装置電源電圧の電圧レベルに したがって動作するように回路が構成されている。装置 電源電圧の電圧レベルを検出して、装置電源電圧表示信 号を発生するため、電源入力には電圧検出回路が結合さ れている。(1)電圧検出回路から装置電源電圧表示信 号を受けて、(2)複数のメモリのそれぞれに装置電源 電圧表示信号を加え、複数のメモリのそれぞれの回路 が、装置電源電圧表示信号に基づいて構成されるように し、(3)装置電源電圧の電圧レベルに関する不揮発性 メモリ・カードのデータを外部回路に供給するため、電 圧検出回路及び複数のメモリのそれぞれには、論理回路 が結合されている。本発明の他の目的、特徴、及び、利 点については、添付の図面及び以下に示す詳細な説明か ら明らかになるであろう。

[0011]

【実施例】図1は、フラッシュ・メモリ・カード10の透視図である。フラッシュ・メモリ・カード10のプラ 20 スチック・ケース2内には、データをアドレスに記憶ため、複数のフラッシュEPROM(図1には示されていない)が設けられている。フラッシュ・メモリ・カード10は、メモリ読み取りまたは書き込み操作のため、パーソナル・コンピュータ150のスロット7に挿入される。カード10には、その片面にコネクタ5が設けられており、コネクタ5をスロット7に挿入すると、カード10とパーソナル・コンピュータ150が接続されるようになっている。カード10には、書き込み保護スイッチ(「WPS」)3も設けられている。

【0012】コンピュータ150は、ポータブル・コンピュータ、ラップ・トップ・コンピュータ、デスク・トップ・コンピュータ、ワークステーション、ミニ・コンピュータ、メイン・フレーム、または、他の任意のタイプのコンピュータとすることが可能である。コンピュータ150には、中央演算処理装置、メモリ、及び、他の周辺装置(全て、不図示)が含まれている。

【0013】図2は、フラッシュ・メモリ・カード10のプロック図である。フラッシュ・メモリ・カード10には、複数のフラッシュEPROM12a~12j及び13a~13jが設けられており、各EPROMには、指定されたアドレスにデータを記憶するメモリ・セルが含まれている。実施例の1つでは、メモリ・アレイ11には、20のフラッシュEPROMが含まれている。他の実施例の場合、メモリ・アレイ11には、20を超えるか、あるいは、20未満のフラッシュEPROMを含むことが可能である。例えば、メモリ・アレイ11には、2~18のフラッシュEPROMを含むことができる。実施例の1つでは、フラッシュ・メモリ・カード10は、40メガバイト(Mバイト)のデータを記憶することが可能である。

【0014】実施例の1つでは、フラッシュEPROM 12a~12j及び13a~13jは、それぞれ、16 Mピット(すなわち、メガビット)のデータを記憶する ことができる。他の実施例の場合、メモリ・アレイ11 のフラッシュEPROM12a~12j及び13a~1 3jは、それぞれ、16Mピットを超えるか、あるい は、16Mピット未満のデータを記憶する。メモリ・ア レイ11内のフラッシュEPROM12a~12j及び 13a~13jには、それぞれ、アドレス入力A0~A 20、及び、データ・ピンD0~D7またはD8~D15が設 けられている。アドレスは、それぞれのアドレス入力A 0~A20を介して、フラッシュEPROM12a~12 j及び $13a\sim13$ jのそれぞれにラッチされる。フラ ッシュEPROM12a~12jには、それぞれ、デー タ・ピンD0~D7が設けられており、フラッシュEPR $OM13a \sim 13$ j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I j I~D15が設けられている。

【0015】フラッシュEPROM12a~12j及び 13a~13jには、それぞれ、書き込み許可入力ピン WE (/)、出力許可入力ピンOE (/)、及び、チッ 20 プ使用可能化入力ピンCH(/)が含まれている。WE (/)、0E(/)、CH(/)入力はそれぞれ低でア クティブになる。チップ使用可能化入力ピンCH (/) は、フラッシュEPROM12a~12j及び13a~ 13〕のそれぞれに関するチップ・セレクタであり、装 置の選択に用いられる。出力許可入力ピンOE(/) は、フラッシュEPROM12a~12j及び13a~ 13 jのそれぞれに関する出力制御装置であり、データ ・ピンD0~D7またはD8~D15からのデータにゲート 制御を施すために用いられる。

【0016】フラッシュEPROM11のうちの特定の フラッシュEPROMに対するOE(/)入力が論理的 に低い場合、そのフラッシュEPROMに対する論理的 に低いWE(/)入力によって、該フラッシュEPRO Mに対する書き込みが可能になる。アドレスは、書き込 み許可パルスの立ち下がり区間においてラッチされる。 データは、書き込み許可パルスの立ち上がり区間におい てラッチされる。

【0017】フラッシュEPROM12a~12j及び 電圧入力 VPP1または VPP2、装置電源入力 VCC、及び、 VSS入力が含まれている。VPP1 は、フラッシュEPR OM12a~12j用のプログラム/消去電源であり、 VPP2 は、フラッシュEPROM13a~13j用のプ ログラム/消去電源である。実施例の1つでは、フラッ シュEPROM11は、それぞれ、12.0ボルトのV PP1及びVPP2を必要とする。実施例の1つでは、フラッ シュEPROM11は、約5.0ポルトまたは3.0ポ ルトのVCCを必要とする。VSSは、接地される。

13 a~13 j は、それぞれ、異なる電源電圧で動作す ることが可能である。実施例の1つでは、フラッシュE PROM12a~12j及び13a~13jは、それぞ れ、5ポルト電源または3ポルト電源で動作可能であ る。別の実施例では、フラッシュEPROM12a~1 2 j 及び13 a ~ 13 j は、それぞれ、3ポルト及び5 ボルト以外の電源電圧で動作することができる。代替実 施例の場合、フラッシュEPROM12a~12j及び 13a~13jは、それぞれ、3ポルト及び5ポルトを 10 超える電源電圧で動作することができる。通知される と、フラッシュEPROM12a~12j及び13a~ 13 jは、それぞれ、その回路を印加される電源電圧で 動作するように構成することができる。例えば、フラッ シュEPROM12a~12j及び13a~13jは、 それぞれ、印加される電源VCCが3ボルトであると通知 されると、その回路を3ポルトの電源で動作するように 構成する。フラッシュEPROM12a~12j及び1 3 a~13jは、それぞれ、印加される電源VCCが5ポ ルトであると通知されると、その回路を5ポルトの電源 で動作するように構成する。

【0019】フラッシュEPROM12a~12j及び 13a~13jには、それぞれ、電源電圧表示及び構成 入力PSCも含まれている。電源電圧表示及び構成PS Cは、フラッシュEPROM12a~12j及び13a ~13 j のそれぞれに関する電源電圧表示及び構成信号 である。例えば、電源電圧表示及び構成PSC信号が、 論理的に高レベルの場合、それは、フラッシュEPRO M12a~12j及び13a~13jのそれぞれに関す る電源VCCが、3ボルトであることを表示または通知し ている。論理的に高いPSC信号によって通知される と、フラッシュEPROM12a~12j及び13a~ 13 j は、それぞれ、論理的に高いPSC信号に従っ て、その回路を3ポルトの電源で動作するように構成す る。例えば、フラッシュEPROM12a~12j及び 13a~13jのそれぞれにおける読み取り回路は、3 ポルトにおけるより低速のアクセスを反映するように、 そのタイミング回路を変化させ、読み取り時に、選択さ れたワード・ラインに印加される読み取り電圧を5ボル トにプーストする。また、フラッシュEPROM12a $13a \sim 13$ jには、それぞれ、プログラム/消去電源 $40 \sim 12$ j D び $13a \sim 13$ j のそれぞれにおける電源電 圧感知及びシステム・ロック・アウト回路は、論理的に 高のPSC信号に従って、3ポルト未満までシフトされ る。

【0020】もう1つの例として、電源電圧表示及び構 成信号PSCが論理的に低レベルの場合、それは、フラ ッシュEPROM12a~12j及び13a~13jの それぞれに対して、フラッシュEPROM12a~12 j及び13a~13jのそれぞれに関する電源VCCが、 5ポルトであることを知らせており、フラッシュEPR 【0018】フラッシュEPROM12a~12j及び 50 OM12a~12j及び13a~13jは、それぞれ、

その回路を5ポルトの電源で動作するように構成する。 図2に示すように、フラッシュEPROM12a~12 **」及び13a~13jは、それぞれ、ライン67を介し** て、同じPSC信号を受ける。

【0021】フラッシュEPROMに高い(すなわち、 12ポルトの)VPP1またはVPP2が印加されていない場 合には、フラッシュEPROMは、読み取り専用メモリ の働きをする。A0 ~A20のアドレス入力を介して供給 されるアドレスに記憶されたデータは、そのメモリ・セ ル・アレイから読み取られ、そのデータ・ピンD0 \sim D 10 \sim 12j及 σ 013a \sim 13jに関する読み σ 13k 7またはD8~D15を通じて取り出される。

【0022】フラッシュEPROMアレイ11のそれぞ れのフラッシュEPROMに12ポルトのVPP1または VPP2が供給されると、フラッシュEPROMの内容 は、消去操作によって消去可能になり、従って、プログ ラム操作によって、新しいデータ及びコードで、該装置 に再プログラミングすることが可能になる。フラッシュ EPROM12a~12j及び13a~13jのそれぞ れには、消去及びプログラミング操作を実施する回路が 含まれている。

【0023】フラッシュEPROM12a~12j及び 13a~13jのそれぞれには、パワー・ダウン・ピン PWD (/) も含まれている。フラッシュEPROMの パワー・ダウン・ピンPWD (/) はパワー・ダウン・ モード制御装置である。フラッシュEPROM12a~ 12 j 及び13 a ~ 13 j の1つのパワー・ダウン・ピ ンPWD(/)の信号が論理的に低レベルの場合、その フラッシュEPROMはパワー・ダウン・モードに入 る。

【0024】フラッシュEPROM12a~12j及び 30 13a~13jのそれぞれには、レディ/ビジー出力ピ ンRY/BY(/) も含まれている。レディ/ビジーR Y/BY(/) は、フラッシュEPROM12a~12 j及び13a~13jのそれぞれに関するレディ/ビジ ー・インジケータである。フラッシュEPROM12a ~12j及び13a~13jのそれぞれに関するRY/ BY(/)出力は、低で、アクティブになる。フラッシ ュEPROMの論理的に高いRY/BY (/) 出力は、 フラッシュEPROMに関する「レディ」状態または 「レディ」モードを示している(すなわち、操作を受け 40 入れる準備が整っている)。論理的に低いRY/BY (/) 出力は、フラッシュEPROMに関する「ビジ 一」状態または「ビジー」モードを示している(すなわ ち、書き込み状態の回路要素が、現在使用中である)。 【0025】フラッシュ・メモリ・カード10には、さ らに、カード制御論理回路21が含まれている。カード 制御論理回路21は、フラッシュ・カード10のフラッ シュ・カード・ピンとフラッシュEPROM11とのイ ンターフェイスを行う。カード制御論理回路21には、 さらに詳細に後述することになる、カード情報構造

(「CIS」) 62、及び、VCC制御レジスタ61が含 まれている。カード制御論理回路21には、アドレス・ デコーダ (不図示)、データ制御回路 (不図示)、カー ド制御レジスタ(不図示)も含まれている。

【0026】カード制御論理回路21は、フラッシュ・ メモリ・カード10に関する制御論理回路を提供する。 カード制御論理回路21は、アドレス、データ、制御信 号、パワー、及び、アースを受ける。カード制御論理回 路21は、さらに、(1)フラッシュEPROM12a 及び、プログラミングを監督し、(2)フラッシュ・メ モリ・カード10内における電源の利用を監督し、

(3) フラッシュ・メモリ・カード10に関するカード 情報構造データのホスト・コンピュータ(不図示)に対 する送信を監督し、(4)フラッシュ・メモリ・カード 10に関する状況情報のホスト・コンピュータに対する 送信を監督する。

【0027】カード情報構造データは、カード情報構造 62に記憶されている。カード情報構造データには、フ 20 ラッシュ・メモリ・カード10の構造を明らかにする詳 記も含まれている。この詳記には、フラッシュ・メモリ ・カード10の製造会社名、フラッシュEPROM12 a~12j及び13a~13jのタイプ、及び、フラッ シュEPROM12a~12j及び13a~13jの数 が含まれている。

【0028】カード情報構造62におけるカード情報構 造データには、さらに、フラッシュ・メモリ・カード1 0 のための異なる電源電圧に関する情報も含まれてい る。この情報には、フラッシュ・メモリ・カード10の 各電源電圧に関連したフラッシュ・メモリ・カード10 (すなわち、フラッシュEPROM12a~12j及び 13a~13j)の速度、アクセス時間等が含まれてい る。例えば、フラッシュEPROM12a~12j及び 13a~13jが、5ポルト電源及び3ポルト電源で動 作可能な場合、カード情報構造62は、それぞれ、2つ の電源電圧の一方における、フラッシュ・メモリ・カー ド10 (すなわち、フラッシュEPROM12a~12 j及び13a~13j)の速度、アクセス時間等に関連 した情報を含む、2つの超集合 (superset) を備えてい る。フラッシュEPROM12a~12j及び13a~ 13jが、3ポルト及び5ポルトを超える電源電圧で動 作可能な場合、カード情報構造62は、それぞれ、電源 電圧の一方に関する2つの超集合を備えている。カード 情報構造62は、バス70を介して、そのデータを外部 ホスト・コンピュータに供給する。

【0029】カード制御論理回路21内のカード制御レ ジスタは、フラッシュ・メモリ・カード10に関連した 状況を制御し、報告するために利用される。外部ホスト ・コンピュータは、カード制御論理回路21に適正な入 50 力信号が加えられると、カード制御レジスタに対する読 み取り及び書き込みが可能になる。

【0030】VCC制御レジスタ61は、カード制御論理 回路21内におけるカード制御レジスタの1つである。 VCC制御レジスタ61は、フラッシュ・メモリ・カード 10に印加される電源の電圧レベルを表示するために用 いられ、また、フラッシュEPROM12a~12j及 び13a~13j及びフラッシュ・メモリ・カード10 の構成を制御し、受けたカード電源電圧に従って動作さ せるために用いられる。VCCレジスタ61は、ライン6 7を介して、フラッシュEPROM12a~12j及び 10 13a~13jのそれぞれのPSCピンに、電源電圧表 示及び構成信号を出力する。実施例の1つでは、VCCレ ジスタ61は1ビット・レジスタである。もう1つの実 施例では、VCCレジスタ61はマルチ・ビット・レジス 夕である。VCC制御レジスタ61は、ライン68を介し て、電圧検出回路60から装置電源電圧表示信号を受け る。装置電源電圧表示信号は印加されるカード電源電圧 のレベルを表示する。電圧検出回路60についてはさら に詳細に後述する。

【0031】実施例の1つでは、VCC制御レジスタ61 の出力はカード情報構造62には印加されず、カード情 報構造62へのアクセス時に、フラッシュ・メモリ・カ ード10の異なる電源電圧に関するカード情報が読み取 られる。別の実施例では、VCC制御レジスタ61の出力 は、フラッシュ・メモリ・カード10に現在印加されて いる電源電圧に関する情報だけを読み取ることができる ようにするため、カード情報構造62に印加される。

【0032】フラッシュ・メモリ・カード10には、ア ドレス入力ピンA0 ~A25及びデータ・ピンD0~D15 が含まれている。アドレス入力ピンA0~A25及びデー タ・ピンD0~D15は、両方とも、カード制御論理回路 21に結合されている。ピンA0~A25に加えられるア ドレスはカード制御論理回路21にラッチされる。デー タ・ピンD0 ~D15は、メモリ書き込みサイクル時に、 データを入力し、メモリ読みとリサイクル時に、データ を出力するために用いられる。データ・ピンD0 ~D15 は、高でアクティブになり、カード10が切断される か、あるいは、出力が禁止になると、浮動してトライス テート・オフになる。

ド使用許可入力CE1 (/) 及びCE2 (/) と、出力 許可入力OE(/)を受ける。カード使用許可入力CE 1 (/) 及びCE2 (/) は、フラッシュEPROM1 2 a~12j及び13a~13jの選択に利用されるチ ップ選択である。カード制御論理回路21は、受けたC E1 (/) 及びCE2 (/) 信号に基づいて、LCE (/) 及びUCE (/) 信号を出力する。出力許可入力 OE (/) は、カードの出力制御であり、アクセスされ るフラッシュEPROMの選択とは関係なく、データ・

用いられる。〇E(/)信号は、カード制御論理回路2 1による処理を受けCOE(/)信号になる。COE (/) 信号は、ライン37を介して、フラッシュEPR OM12a~12j及び13a~13jのそれぞれにお けるOE(/)ピンに結合される。COE(/)が論理 的に高レベルの場合、全てのフラッシュEPROM12 $a \sim 12$ j 及び $3a \sim 13$ j からの出力が禁止される。 カードのデータ・ピンD0 ~D15は、高インピーダンス 状態になる。

【0034】カード使用許可入力CE1(/)は、フラ

ッシュEPROM12a~12jを使用可能にするため に用いられる。カード使用許可入力 CE 2 (/) は、フ ラッシュEPROM13a~13jを使用可能にするた めに用いられる。CE1 (/) 及びCE2 (/) が、両 方とも、論理的に高レベルの場合、カードは、切断さ れ、電源消費は、スタンバイ・レベルまで減少する。 【0035】フラッシュ・メモリ・カード10には、カ ード書き込み許可ピンWE(/)も含まれている。カー ド書き込み許可ピンWE(/)は、カード制御論理回路 21及びフラッシュEPROM12a~12j及び13 20 a~13jに対する書き込みを制御する。カード書き込 み許可ピンWE (/)が、論理的に高レベルの場合、フ ラッシュ・メモリ・カード10に対するデータ入力は実 施不能化される。WE(/)信号は、カード制御論理回 路21による処理を受けると、CWE(/)信号にな り、ライン36を介してフラッシュEPROM12a~ 12j及び13a~13jのそれぞれのWE(/)入力

と結合される。

【0036】カード制御論理回路21のアドレス・デコ 30 ーダは、フラッシュEPROM12a~12j及び13 a~13jの中から選択するために、カード10の内部 で必要とされる個々のチップ使用可能化信号 CE (/) を復号化するのに必要な論理を提供する。フラッシュE PROM12a~12jに関するチップ使用可能化信号 CE(/)は、LCE(/)信号ライン40を介して供 給される。フラッシュEPROM13a~13jに関す るチップ使用可能化信号CE(/)は、UCE(/)信 号ライン39を介して供給される。メモリ・アドレス は、復号化されると、カード10に線形にマッピングさ 【0033】フラッシュ・メモリ・カード10は、カー 40 れる。メモリ・アドレスは、次に、A0~A20アドレス バス38を介して、フラッシュEPROM12a~12 j及び $13a\sim13j$ の選択された1つに加えられる。 【0037】フラッシュ・メモリ・カード10には、カ ード・レディ/ビジー出力ピンRY/BSY(/)も含 まれている。カード・レディ/ビジー出力ピンRY/B SY(/)の出力は、カードがビジー状態か、あるいは レディ状態かの表示を行う。カード制御論理回路21 は、ライン42を介して、フラッシュEPROM12a ~12j及び13a~13jのそれぞれからRY/BS ピンD0 ~D15からのデータにゲート制御を施すために 50 Y (/) 出力を受けて、カード・レディ/ビジー出力ピ

.ンRY/BSY(/)の出力を外部回路に送り出す。

【0038】フラッシュ・メモリ・カード10には、低 でアクティブになるレジスタ・メモリ選択入力ピンRE G (/) が含まれている。REG (/) 信号は、論理的 に低の場合、カード制御論理回路21が、カード情報構 造62からのカード情報構造データを外部ホスト・コン ピュータに対して送り出すことができるようにする。さ らに、REG(/)信号が、論理的に低の場合、カード 制御論理回路21に対する書き込み操作によって、カー ド情報構造62に記憶されているカード情報構造データ 10 を更新することができる。さらに、論理的に低のREG (/) 信号によって、カード制御論理回路21のカード 制御レジスタに対するアクセスも可能になる。換言すれ ば、ピンREG (/) は、フラッシュEPROM12a ~12 j 及び13 a~13 j またはカード制御論理回路 21に対する操作を制御する。

【0039】フラッシュ・メモリ・カード10には、2 つのカード検出ピンCD1 (/) 及びCD2 (/) が含 まれている。カード検出ピンCD1 (/) 及びCD2 (/) によって、ホスト・コンピュータ・システムは、 カード10が適正にロードされているか否かを判定する ことが可能になる。

【0040】フラッシュ・メモリ・カード10には、書 き込み保護スイッチ22が含まれている。スイッチ22 は、フラッシュEPROM12a~12j及び13a~ 13jに対する書き込み許可信号WE (/) を制御す る、カード制御論理回路21の回路(不図示)を使用不 能にする。スイッチ22が作動すると(すなわち、スイ ッチ・ナイフ30がVCCに接続されると)、カード制御 論理回路21のWE(/)が高になるので、フラッシュ 30 EPROM12a~12j及び13a~13jのそれぞ れに対する書き込みが阻止されることになる。

【0041】フラッシュ・メモリ・カード10には、書 き込み保護出力ピンWPも含まれている。WPピンが高 電圧でアクティブの場合、カードに対する全ての書き込 み操作は禁止される。WPピンは、書き込み保護スイッ チ22の条件を反映する。

【0042】VCCは、フラッシュ・メモリ・カード10 のためのカード電源であり、GNDは、カードのための ・カード10のカード電源VCCは、3ポルト、または、 5ポルトとすることが可能である。この状況において、 フラッシュ・メモリ・カード10は、3ボルト電源また は5ポルト電源で動作するように、フラッシュEPRO M12a~12j及び13a~13jのそれぞれを構成 する。他の実施例の場合、フラッシュ・メモリ・カード 10のカード電源VCCは、3ボルト及び5ボルトを超え るか、あるいは、3ポルト及び5ポルト以外にすること も可能である。

【0043】装置電源VCCは、電圧変換回路50に結合 50 路60は、ライン68を介して、VCC制御レジスタ61

されている。電圧変換回路50は、やはりライン41を 介してREG(/)信号を受ける。電圧変換回路50は フラッシュEPROM12a~12j及び13a~13 jのそれぞれに対してVCC電圧を印加する。電圧変換回 路50は、プログラム/消去電圧VPPを発生して、フラ ッシュEPROM12a~12j及び13a~13jの それぞれに加える。

【0044】もう1つの実施例の場合、フラッシュ・メ モリ・カード10は電圧変換回路50を含んでいない。 その場合、外部ホスト・コンピュータが、装置電源電圧 VCC及びプログラム/消去電圧VPPを、それぞれ、フラ ッシュ・メモリ・カード10に供給しなければならな

【0045】フラッシュ・メモリ・カード10は、それ が現在受けているカード電源電圧VCCに合わせて、自動 的にそれ自体を構成する機能を具備している。例えば、 フラッシュ・メモリ・カード10に印加されるカード電 源電圧VCCが約3ポルトの場合、フラッシュ・メモリ・ カード10は、3ポルトのフラッシュ・メモリ・カード 20 になるようにそれ自体を構成する。フラッシュ・メモリ ・カード10に印加されるカード電源電圧VCCが約5ボ ルトの場合、フラッシュ・メモリ・カード10は、5ボ ルトのフラッシュ・メモリ・カードになるようにそれ自 体を構成する。フラッシュ・メモリ・カード10のこの 機能は、電源の構成が可能なフラッシュEPROM12 a~12j及び13a~13j、VCC制御レジスタ6 1、及び、電圧検出回路60によって実現される。この 機能については、さらに詳細に後述する。

【0046】さらに、カード情報構造62は、異なる電 源電圧に関連したフラッシュ・メモリ・カード10のパ ラメータを記憶する。アクセスを受けると、カード情報 構造62は、そのパラメータを外部ホスト・コンピュー 夕に供給し、フラッシュ・メモリ・カード10が電源構 成の可能なフラッシュ・メモリ・カードであることを外 部ホスト・コンピュータに知らせる。さらに、外部ホス ト・コンピュータは、フラッシュ・メモリ・カード10 が動作する電源電圧について知ることになる。

【0047】上述のように、フラッシュ・メモリ・カー ド10には、電圧検出回路60が含まれている。電圧検 アースである。実施例の1つでは、フラッシュ・メモリ 40 出回路60はカード電源電圧VCCを受ける。電圧検出回 路60は、カード電源電圧VCCの電圧レベルを検出し、 ライン68を介して、VCC制御レジスタ61に対する装 置電源電圧表示信号を発生する。電圧検出回路60は、 フラッシュ・メモリ・カード10の電源 VCCピンに印加 される電圧レベルに基づく装置電源電圧表示信号を発生 する。例えば、カード電源電圧 VCCが 3 ボルトであれ ば、電圧検出回路60は、ライン68を介して、VCC制 御レジスタ61に対して論理的に高い信号を発生する。 カード電源電圧VCCが約5ポルトであれば、電圧検出回

14

に対して論理的に低い信号を発生する。

【0048】実施例の1つでは、電圧検出回路60は、 日本のSEIKO Instrument, Inc. で 製造されているSEIKO電圧感知回路(部品番号S-80740SL-A4-TX) である。代替実施例の場 合、電圧検出回路60は、他の既知の電圧感知回路とす ることが可能である。

【0049】次に、VCC制御レジスタはライン68を介 して装置電源電圧表示信号を受け、この信号を記憶す る。次に、VCC制御レジスタ61は、フラッシュEPR 10 OM12a~12j及び13a~13jのそれぞれのP SCピンに対して装置電源電圧表示及び構成信号を出力 し、フラッシュ・メモリ・カード10のVCCピンに印加 されるカード電源電圧で動作するように、フラッシュE PROM12a~12j及び13a~13jのそれぞれ を構成する。 VCC制御レジスタ61は、電圧検出回路6 0から受けた装置電源電圧表示信号に基づいて、装置電 源電圧表示及び構成信号を出力する。例えば、装置電源 電圧表示信号が、カード電源 VCCは約5ポルトであるこ とを表示すると、VCC制御レジスタ61は、これに応じ 20 れている。しかし、この場合、外部ホスト・コンピュー て、5ポルト電源電圧表示及び構成信号を出力し、フラ ッシュEPROM12a~12j及び13a~13jの それぞれに、装置電源VCCが、5ポルトであることを通知 して、5ポルト電源で動作するように、フラッシュEP ROM12a~12j及び13a~13jのそれぞれを 構成させる。装置電源電圧表示信号が、カード電源VCC 約3ポルトであることを表示すると、VCC制御レジスタ 61は、これに応じて、3ポルト電源電圧表示及び構成 信号を出力し、フラッシュEPROM12a~12j及 び13a~13jのそれぞれに、装置電源VCCが3ボル 30 トであることを通知して、3ポルト電源で動作するよう に、フラッシュEPROM12a~12j及び13a~ 13jのそれぞれを構成させる。従って、フラッシュ・ メモリ・カード10は、自動電源構成機能を得ているの で、異なる電源システムにおいて利用することが可能で

【0050】上述のように、カード情報構造62は、異 なる電源電圧に関するフラッシュ・メモリ・カード10 のパラメータを記憶している。アクセスを受けると、カ ード情報構造62は、これらのパラメータを供給する。 やはり、上述のように、これらのパラメータの読み取り 実施例が2つある。実施例の1つでは、アクセスが行わ れると、異なる電源電圧の全てに関連したパラメータ が、カード情報構造62から読み取られるので、外部ホ スト・コンピュータは、フラッシュ・メモリ・カード1 0が電源構成機能を有していることを知り、また、フラ ッシュ・メモリ・カード10の電源電圧構成範囲を知る ことになる。外部ホスト・コンピュータは、次に、随意 にフラッシュ・メモリ・カード10とシステム全体の電 源電圧を選択する。この実施例の場合、VCC制御レジス 夕61の出力はカード情報構造62に印加されない。

【0051】もう1つの実施例の場合、フラッシュ・メ モリ・カード10のVCCピンに現在印加されている特定 の装置電源VCCに関連したパラメータが選択的に読み取 られるようにするため、VCC制御レジスタ61からの装 置電源電圧表示及び構成信号が、カード情報構造62に 印加される。図3には、この実施例が示されているが、 これについては、以下でさらに詳述する。

【0052】図3に示すように、カード情報構造62に は、それぞれ、2つの装置電源電圧の一方に関するフラ ッシュ・メモリ・カード10のパラメータ集合を記憶す る、第1のカード情報構造62a及び第2のカード情報 構造62bが含まれている。VCC制御レジスタ61(図 2) からの装置電源電圧表示及び構成信号の制御下にお いて、第1と第2のカード情報構造62a-62bの一 方におけるデータを外部ホスト・コンピュータに対して 選択的に結合するため、マルチプレクサ100が設けら 夕は、フラッシュ・メモリ・カード10が自動電源構成 機能を有することを知らない。

【0053】以上の明細書において、特定の実施例に関 連して本発明の解説を行った。ただし、付属の請求項に 記載の本発明に関するより一般的な精神及び範囲を逸脱 することなく、各種の修正及び変更を加えることができ るのは、明らかである。従って、明細書及び図面は、制 限を意味するものではなく、例示を意味するものとみな すべきである。

【図面の簡単な説明】


【図1】 フラッシュ・メモリ・カードの透視図であ る。


【図2】 複数のフラッシュEPROM、電圧検出回 路、電源VCC制御レジスタ、及び、カード情報構造(C IS) を含む、フラッシュ・メモリ・カードのプロック 図である。

【図3】 図2のカード情報構造の実施例の1つを示す ブロック図である。


【符号の説明】

2…プラスチック・ケース、3…書き込み保護スイッ チ、5…コネクタ、7…スロット、10…フラッシュ・ メモリ・カード、11…メモリ・アレイ、12a~i… フラッシュEPROM、13a~i…フラッシュEPR OM、21…カード制御論理回路、50…電圧変換回 路、60…電圧検出回路、61…VCC制御レジスタ、6 2…カード情報構造、100…マルチプレクサ、150 …パーソナル・コンピュータ。





【図2】



フロントページの続き

(72)発明者 デビッド・エス・ブラナムアメリカ合衆国 95682 カリフォルニア州・キャメロン パーク・マウント ビュー コート・2969

(72) 発明者 ラッセル・ディ・エスリック アメリカ合衆国 95667 カリフォルニア 州・プレイサーヴィル・ロス ロウブルズ ロード・981